台湾专利TW201324769A 半導體裝置及半導體裝置的製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明的一個方式的目的之一是提供一種賦予更穩定的電特性且可靠性高的使用氧化物半導體的半導體裝置。另外，本發明的一個方式的目的之一是提供一種該半導體裝置的製造方法。本發明的一個方式是一種半導體裝置，包括：閘極電極；形成在閘極電極上的閘極絕緣膜；形成在閘極絕緣膜上的氧化物半導體膜；形成在氧化物半導體膜上的源極電極及汲極電極；以及保護膜，其中，該保護膜具有金屬氧化膜，並且，該金屬氧化膜的膜密度為3.2g/cm3以上。
公开号:TW201324769A
申请号:TW101131016
申请日:2012-08-27
公开日:2013-06-16
发明作者:Masahiro Watanabe；Mitsuo Mashiyama；Takuya Handa；Kenichi Okazaki
申请人:Semiconductor Energy Lab；
IPC主号:H01L29-00

专利说明:
半導體裝置及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜的材料，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
例如，公開了作為用於電晶體的半導體薄膜使用電子載子濃度低於10¹⁸/cm³的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(例如，參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
氧化物半導體在裝置製程中有可能由於產生形成電子給體的水或氫的混入等或氧從氧化物半導體膜脫離導致導電率變化。該現象是導致使用氧化物半導體的電晶體的電特性變動的主要原因。
鑒於上述問題，本發明的一個方式的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性來提供一種可靠性高的半導體裝置。另外，本發明的一個方式的目的之一是提供一種該半導體裝置的製造方法。
在包括氧化物半導體膜的半導體裝置中，將金屬氧化膜用於與氧化物半導體膜接觸的保護膜。金屬氧化膜使用包含屬於與構成氧化物半導體膜的除了氧以外的元素同一族的元素的材料形成。另外，金屬氧化膜可以抑制水或氫侵入且擴散到氧化物半導體膜中。此外，可以抑制氧從氧化物半導體膜脫離。另外，因為當採用金屬氧化膜與氧化物半導體膜接觸的結構時，金屬氧化膜與氧化物半導體膜之間的介面具有金屬氧化膜和氧化物半導體膜包含屬於同一族的金屬元素的結構，所以其介面特性非常穩定。
另外，當在包括氧化物半導體膜的半導體裝置中形成底閘極結構的電晶體時，較佳作為氧化物半導體膜下的膜採用金屬氧化膜。藉由以與氧化物半導體膜接觸的方式設置金屬氧化膜，能夠提供一種介面特性非常穩定的更優良的半導體裝置。
本發明的一個方式是一種半導體裝置，包括：閘極電極；形成在閘極電極上的閘極絕緣膜；形成在閘極絕緣膜上的氧化物半導體膜；形成在氧化物半導體膜上的源極電極及汲極電極；以及形成在氧化物半導體膜、源極電極及汲極電極上的保護膜，其中，保護膜是在氧化物絕緣膜上具有金屬氧化膜的疊層膜，並且，金屬氧化膜的膜密度為3.2g/cm³以上。
本發明的其他一個方式是一種半導體裝置，包括：閘極電極；形成在閘極電極上的閘極絕緣膜；形成在閘極絕緣膜上的氧化物半導體膜；形成在氧化物半導體膜上的源極電極及汲極電極；以及形成在氧化物半導體膜、源極電極及汲極電極上的保護膜，其中，保護膜是在氧化物絕緣膜上具有金屬氧化膜的疊層膜，金屬氧化膜是包含氧化鋁的膜，並且，金屬氧化膜的膜密度為3.2g/cm³以上。
另外，在上述結構中，較佳以與保護膜的金屬氧化膜接觸的方式形成導電膜。
此外，在上述結構中，導電膜較佳為包含氧化鋅、銦錫氧化物、氧化鈦、鋁和鈦中的至少一種。
另外，在上述結構中，氧化物半導體膜較佳為包含銦、鋅、鎵、鋯、錫、釓、鈦和鈰的氧化物中的至少一種。
另外，在上述結構中，較佳的是，具有與閘極電極的下方接觸的基底絕緣膜，基底絕緣膜在與閘極電極接觸的面具有金屬氧化膜，金屬氧化膜的膜密度為3.2g/cm³以上。
另外，本發明的其他一個方式是一種半導體裝置的製造方法，包括如下步驟：形成閘極電極；在閘極電極上形成閘極絕緣膜；在形成閘極絕緣膜之後進行加熱處理；在閘極絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上形成源極電極及汲極電極；以及在形成源極電極及汲極電極之後形成保護膜，其中，保護膜使用在氧化物絕緣膜上具有金屬氧化膜的疊層膜形成，並且，金屬氧化膜的膜密度為3.2g/cm³以上。
另外，本發明的其他一個方式是一種半導體裝置的製造方法，包括如下步驟：形成閘極電極；在閘極電極上形成閘極絕緣膜；在形成閘極絕緣膜之後進行加熱處理；在閘極絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上形成源極電極及汲極電極；以及在形成源極電極及汲極電極之後形成保護膜，其中，保護膜使用在氧化物絕緣膜上具有金屬氧化膜的疊層膜形成，金屬氧化膜是包含氧化鋁的膜或Ga-Zn類氧化物膜，並且，金屬氧化膜的膜密度為3.2g/cm³以上。
另外，在上述製造方法中，較佳以與保護膜的金屬氧化膜接觸的方式形成導電膜。
另外，在上述製造方法中，較佳的是，以與閘極絕緣膜上接觸的方式形成金屬氧化膜，該金屬氧化膜的膜密度為3.2g/cm³以上。金屬氧化膜較佳為是氧化鋁膜或Ga-Zn類氧化物膜。
能夠提供一種賦予更穩定的電特性且可靠性高的使用氧化物半導體的半導體裝置。此外，能夠提供該半導體裝置的製造方法。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易理解一個事實就是其方式和詳細內容可以被變換為各種形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。
在以下所說明的實施方式中，有時在不同圖式之間共同使用相同的參考符號來表示相同的部分。另外，在各實施方式的說明中，為了明確起見，有時誇大表示圖式所示的各構成要素，即，層或區域等的厚度、幅度以及相對位置關係等。
另外，本說明書等中使用的“第一”、“第二”、“第三”等序數詞是為了避免結構要素的混同附上的，而不是為了在數目方面上限定附上的。
此外，在本說明書等中，“電極”或“佈線”不在功能上限定這些構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
此外，在採用極性不同的電晶體的情況或在電路工作中電流方向發生變化的情況等下，“源極”和“汲極”的功能有時互相調換。因此，在本說明書等中，可以互相調換地使用“源極”和“汲極”。
另外，在本說明書等中，平均面粗糙度(Ra)是指為了可以應用於曲面而將在JISB0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維來得到的值，使用“將從基準面到指定面的偏差的絕對值平均來得到的值”表示Ra。
並且，當指定面以Z₀=f(x，y)表示時，平均表面粗糙度(Ra)為從基準面到指定面的偏差的絕對值的平均值，並以如下算式1表示。
這裏，指定面是指成為測量粗糙度對象的面，並且是由以座標(x₁，y₁，f(x₁，y₁))、(x₁，y₂，f(x₁，y₂))、(x₂，y₁，f(x₂，y₁))、(x₂，y₂，f(x₂，y₂))表示的四個點圍繞的四角形的區域，指定面投影在xy平面的長方形的面積為S₀，基準面的高度(指定面的平均高度)為Z₀。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測量平均表面粗糙度(Ra)。實施方式1
在本實施方式中，參照圖1至圖3B對具有本發明的一個方式的電晶體的半導體裝置及其製造方法進行說明。 <本實施方式中的半導體裝置的結構>
圖1是具有氧化物半導體膜的半導體裝置的剖面圖。圖1所示的電晶體150包括：形成在設置有基底絕緣膜104的具有絕緣表面的基板102上的閘極電極106；形成在基底絕緣膜104及閘極電極106上的閘極絕緣膜108；形成在閘極絕緣膜108上的氧化物半導體膜110；形成在閘極絕緣膜108及氧化物半導體膜110上的源極電極112a及汲極電極112b；以及形成在氧化物半導體膜110、源極電極112a及汲極電極112b上的保護膜114，其中，作為保護膜114，使用氧化物絕緣膜114a和金屬氧化膜114b的疊層膜。
金屬氧化膜114b使用包含與構成氧化物半導體膜110的元素之一同一族的12族的元素、13族的元素或呈現與13族的元素相同的性質的3族的元素的材料形成。例如，當氧化物半導體膜110是包含銦(In)及鋅(Zn)的氧化物的氧化物半導體材料時，作為金屬氧化膜114b，較佳為使用由屬於與鋅同一族的元素，即12族元素構成的絕緣金屬氧化膜或者由屬於與銦同一族的元素，即13族的元素或呈現與13族的元素相同的性質的3族的元素構成的絕緣金屬氧化膜。作為3族的元素，較佳為使用鑭類元素諸如鈰(Ce)、釓(Gd)。作為金屬氧化膜114b的較佳的一個例子，可以選擇氧化鋁膜、氧化鎵膜、氧化鋅膜、Ga-Zn類氧化物膜。
另外，尤其是，金屬氧化膜114b較佳為使用膜密度為3.2g/cm³以上，更佳為3.6g/cm³以上的氧化鋁膜。藉由作為金屬氧化膜114b使用氧化鋁膜，且將該氧化鋁膜的膜密度設定為上述數值，可以抑制水或氫侵入且擴散到氧化物半導體膜中。另外，可以抑制氧從氧化物半導體膜脫離。 <本實施方式中的半導體裝置的製造方法>
參照圖2A至圖3B對電晶體150的製造方法進行說明。
首先，在基板102上形成基底絕緣膜104。
作為基板102，使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。從量產的觀點來看，作為基板102較佳為使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或第十代(2950mm×3400mm)等的母體玻璃。因為在處理溫度高且處理時間長的情況下母體玻璃大幅度收縮，所以當使用母體玻璃進行量產時，較佳的是，在700℃以下，較佳在450℃以下，更佳地在350℃以下的溫度下進行製程的加熱處理。
作為基底絕緣膜104，藉由電漿CVD法或濺射法使用厚度為50nm以上且600nm以下的選自氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜中的一層或它們的疊層膜來形成。藉由形成基底絕緣膜104，可以抑制來自基板102一側的雜質的侵入。另外，當不需要形成基底絕緣膜104時，例如，當附著到基板102的表面的水分及基板102所包含的水分少時，也可以採用不設置基底絕緣膜104的結構。
另外，較佳以與後面形成的閘極電極106接觸的方式設置金屬氧化膜。尤其是，較佳為設置其膜密度為3.2g/cm³以上，更佳為3.6g/cm³以上的氧化鋁膜。將氧化鋁膜的厚度設定為30nm以上且150nm以下，較佳為50nm以上且100nm以下。藉由將該氧化鋁膜的膜密度設定為上述數值，可以抑制水或氫侵入且擴散到氧化物半導體膜中。另外，可以抑制氧從氧化物半導體膜脫離。
注意，在本說明書中，氧氮化矽等“氧氮化物”是指在其組成中氧含量大於氮含量的物質。
另外，在本說明書中，氮氧化矽等“氮氧化物”是指在其組成中氮含量大於氧含量的物質。
接著，在基底絕緣膜104上形成導電膜之後，藉由光微影製程及蝕刻製程形成閘極電極106(參照圖2A)。閘極電極106可以藉由濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、釹及鈧等金屬材料或包含上述金屬材料的合金材料以單層或疊層形成。
接著，在基底絕緣膜104及閘極電極106上形成閘極絕緣膜108(參照圖2B)。在本實施方式中，作為閘極絕緣膜108可以使用氧氮化矽膜。
氧氮化矽膜可以使用電漿CVD設備在真空中連續形成。
氧氮化矽膜例如可以使用SiH₄、N₂O、NH₃、N₂等的氣體形成。
另外，較佳閘極絕緣膜108包括與化學計量比相比氧含量過剩的區域。此時，將氧含量設定為大於閘極絕緣膜108的化學計量比。例如，當採用其組成以SiO_x(x>0)表示的氧化矽膜時，因為氧化矽的化學計量比是Si：O=1：2，所以較佳為使用具有x超過2的氧過剩區域的氧化矽膜。該氧過剩區域存在於氧化矽膜的一部分(包括介面)即可。
這是因為如下緣故：藉由與後面形成的氧化物半導體膜110接觸的閘極絕緣膜108包括與化學計量比相比氧含量過剩的區域，可以抑制氧從氧化物半導體膜110移動到與此接觸的閘極絕緣膜108中，並且可以將氧從與氧化物半導體膜110接觸的閘極絕緣膜108供應到氧化物半導體膜110中。
接著，對形成有氧氮化矽膜的基板102進行用來去除水分或氫等的加熱處理。
另外，當進行加熱處理時，可以使用利用電爐或來自電阻發熱體等發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈等的燈所發射的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物起反應的惰性氣體。
例如，作為加熱處理，也可以進行GRTA處理，即將被處理物放入被加熱的惰性氣體氛圍中，進行幾分鐘的加熱，然後從該惰性氣體氛圍中取出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫加熱處理。另外，即使在超過被處理物的耐熱溫度的溫度條件下，也可以應用GRTA處理。此外，也可以在處理中將惰性氣體轉換為包含氧的氣體。藉由在包含氧的氛圍中進行加熱處理，可以降低膜中的缺陷密度。
另外，作為惰性氣體氛圍，較佳為採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水分、氫等的氛圍。例如，將引入加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
因為當作為基板102使用母板玻璃時，在處理溫度高且處理時間長的情況下母板玻璃大幅度收縮，所以將加熱處理溫度設定為200℃以上且450℃以下，更佳地設定為250℃以上且350℃以下。
另外，藉由進行加熱處理，可以去除氧氮化矽膜中的水或氫等雜質。此外，藉由該加熱處理，可以降低膜中的缺陷密度。藉由降低氧氮化矽膜中的雜質或該膜中的缺陷密度，半導體裝置的可靠性得到提高。例如，可以抑制半導體裝置的可靠性測試之一的光負偏置壓力測試中的半導體裝置的劣化。
另外，因為上述加熱處理具有去除水分或氫等的效果，所以也可以將該加熱處理稱為脫水化處理或脫氫化處理等。此外，上述脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，形成氧化物半導體膜110(參照圖2C)。
作為形成氧化物半導體膜110的氧化物半導體使用本質(i型)化或實質上本質(i型)化的氧化物半導體，該氧化物半導體是藉由去除了雜質並以儘量不包含氧化物半導體的主要成分以外的用作載子給體的雜質的方式而被高度純化的氧化物半導體。
氧化物半導體膜110既可以為單晶，又可以為非單晶。在採用非單晶的情況下，可以為非晶或多晶。另外，既可以採用在非晶中包括具有結晶性的部分的結構，又可以採用非非晶。
非晶狀態的氧化物半導體膜由於可以比較容易得到平坦的表面，所以可以減少使用該氧化物半導體膜製造電晶體時的介面散亂，可以比較容易得到較高的遷移率。
另外，具有結晶性的氧化物半導體膜(結晶氧化物半導體膜)可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體膜的遷移率以上的遷移率。為了提高表面的平坦性，較佳在平坦的表面上形成氧化物半導體膜，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體膜。另外，平均面粗糙度(Ra)越近於0越較佳。
結晶氧化物半導體膜中的結晶狀態既可以為晶軸的方向為沒有秩序的狀態，又可以為具有固定的配向性的狀態。
另外，作為氧化物半導體膜，可以使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且具有金屬原子及氧原子的層重疊(另外，該層的法線向量為c軸方向)。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區域中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
在使用CAAC-OS膜的電晶體中，因照射可見光或紫外光而產生的電特性變動小。因此，該電晶體的可靠性高。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn類氧化物靶材。
將InO_X粉末、GaO_Y粉末及ZnO_Z粉末以規定的莫耳比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn類氧化物靶材。另外，X、Y及Z為任意正數。在此，InO_X粉末、GaO_Y粉末及ZnO_Z粉末的規定的莫耳比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合莫耳比可以根據所製造的濺射靶材適當地改變。
將氧化物半導體膜110的厚度設定為1nm以上且200nm以下，較佳為15nm以上且30nm以下，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置，形成氧化物半導體膜110。
另外，較佳在形成氧化物半導體之前對沉積室進行加熱及排氣以去除沉積室中的氫、水、羥基、氫化物等雜質。尤其重要的是去除吸著在沉積室的內壁的這些雜質。這裏，作為加熱處理，例如可以在100℃以上且450℃以下進行。另外，較佳適當地組合乾燥泵等粗真空泵和濺射離子泵、渦輪分子泵及低溫泵等高真空泵進行處理室的排氣。渦輪分子泵在大分子的排氣方面優秀，但是對水分和氫的排氣能力低。並且，組合對水分的排氣能力高的低溫泵或對氫的排氣能力高的濺射離子泵而使用是有效的。此時，藉由一邊導入惰性氣體一邊去除雜質，可以進一步提高僅靠排氣而不容易脫離的水分等的脫離速度。藉由在形成氧化物半導體膜之前藉由該處理去除沉積室中的雜質，可以抑制氫、水、羥基、氫化物等混入到氧化物半導體膜110中。
較佳所使用的氧化物半導體至少包含銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。此外，作為用來降低使用該氧化物半導體而成的電晶體的電特性的不均勻的穩定劑，除了上述元素以外較佳還包含鎵(Ga)。此外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。此外，作為穩定劑較佳為包含鋁(Al)。另外，作為穩定劑較佳為包含鈦(Ti)。此外，作為穩定劑較佳為包含鋯(Zr)。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體可以使用：單元金屬氧化物的氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
另外，在此，例如，“In-Ga-Zn類氧化物”是指以In、Ga、Zn為主要成分的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以含有In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用表示為InMO₃(ZnO)_m(m>0且m不是整數)的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。此外，作為氧化物半導體，也可以使用由In₂SnO₅(ZnO)_n(n>0且n是整數)表示的材料。
例如，可以使用In：Ga：Zn=1：1：1或In：Ga：Zn=2：2：1的原子比的In-Ga-Zn類氧化物或該組成的近旁的氧化物。或者，較佳為使用In：Sn：Zn=1：1：1、In：Sn：Zn=2：1：3或In：Sn：Zn=2：1：5的原子比的In-Sn-Zn類氧化物或該組成的近旁的氧化物。
但是，所公開的發明不侷限於此，可以根據所需要的半導體特性(遷移率、閾值、不均勻性等)而使用適當的組成的氧化物。另外，較佳為採用適當的載子密度、雜質濃度、缺陷密度、金屬元素和氧之間的原子比、原子間距離以及密度等，以得到所需要的半導體特性。
例如，In-Sn-Zn類氧化物比較容易得到高遷移率。但是，即使使用In-Ga-Zn類氧化物，也可以藉由降低塊體內缺陷密度而提高遷移率。
在此，例如In、Ga、Zn的原子比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足(a-A)²+(b-B)²+(c-C)² r²的狀態。r例如可以為0.05。其他氧化物也是同樣的。
當作為氧化物半導體使用In-Ga-Zn類氧化物時，所使用的靶材的組成較佳為In₂O₃：Ga₂O₃：ZnO=1：x：y[莫耳比](x為0以上，y為0.5以上且5以下)。例如，可以使用其組成為In₂O₃：Ga₂O₃：ZnO=1：1：2[莫耳比]的靶材等。另外，還可以使用其組成為In₂O₃：Ga₂O₃：ZnO=1：1：1[莫耳比]的靶材或其組成為In₂O₃：Ga₂O₃：ZnO=1：1：4[莫耳比]的靶材。
另外，當作為氧化物半導體使用In-Sn-Zn類氧化物時，將所使用的靶材中的金屬元素的原子比可以設定為In：Sn：Zn=1：2：2、In：Sn：Zn=2：1：3、In：Sn：Zn=1：1：1或In：Sn：Zn=20：45：35等。
另外，當作為氧化物半導體使用In-Zn類氧化物時，將所使用的靶材中的金屬元素的原子比設定為In：Zn=50：1至1：2(換算為莫耳比則為In₂O₃：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳比則為In₂O₃：ZnO=10：1至1：2)，更佳為In：Zn=15：1至1.5：1(換算為莫耳比則為In₂O₃：ZnO=15：2至3：4)。例如，作為用於形成In-Zn類氧化物的靶材，當原子比為In：Zn：O=X：Y：Z時，Z>1.5X+Y。
此外，較佳以在成膜時包含多的氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)下形成膜，使氧化物半導體膜110為包含多的氧(較佳為包含相對於在氧化物半導體為結晶狀態的化學計量的組成氧的含有量過剩的區域)的膜。
作為成膜氛圍，採用稀有氣體(典型的為氬)氛圍下、氧氛圍下或稀有氣體與氧的混合氛圍下等即可。在此，藉由在成膜時使氧的體積比大於稀有氣體的體積比，可以容易將氧供應到氧化物半導體膜110中，從而可以減少氧化物半導體膜110中的氧缺損。另外，為了防止氫、水、羥基、氫化物等混入到氧化物半導體膜110中，較佳為採用使用充分去除了氫、水、羥基、氫化物等雜質的高純度氣體的氛圍。
在形成氧化物半導體膜110之後，也可以對氧化物半導體膜110進行用來去除過剩的氫(包括水分及羥基)(脫水化或脫氫化)的加熱處理。藉由進行加熱處理，可以進一步去除包含在氧化物半導體膜110中的氫原子或含有氫原子的物質。在惰性氣體氛圍下，加熱處理的溫度為250℃以上且700℃以下，較佳為450℃以上且600℃以下且低於基板的應變點。作為惰性氣體氛圍，較佳為應用以氮或稀有氣體(氦、氖、氬等)為主要成分且不包含水分、氫等的氛圍。例如，將引入加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，較佳為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
例如可以將基板引入到使用電阻發熱體等的電爐中，在氮氛圍下以450℃進行1小時該加熱處理。
另外，加熱處理裝置不侷限於電爐，也可以使用利用來自被加熱的氣體等介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈等的燈所發射的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物起反應的惰性氣體。另外，當作為加熱處理裝置使用GRTA裝置時，其加熱處理時間很短，所以也可以在加熱到650℃至700℃的高溫的惰性氣體中加熱基板。
另外，因為上述加熱處理具有去除水分或氫等的效果，所以也可以將該加熱處理稱為脫水化處理或脫氫化處理等。例如，也可以在將氧化物半導體膜加工為島狀之後等進行該加熱處理。此外，上述脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
另外，也可以在上述加熱處理中對氧化物半導體膜110進行加熱之後，在同一爐中進行用於加氧化(加氧化是指將氧添加到氧化物半導體膜中。以後，與此相同)的加熱處理。也可以對加熱處理裝置中引入高純度的氧氣體、高純度的N₂O氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀來測量時的水分量為20ppm(換算成露點時為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)，在200℃以上且低於基板的應變點的溫度下進行加熱處理。較佳的是，在250℃以上且450℃以下的溫度下進行加熱處理。尤其是，較佳上述氣體不包含水分、氫等。另外，較佳將引入到相同爐中的氧氣體或N₂O氣體的純度設定為6N以上，較佳為設定為7N以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。藉由利用氧氣體或N₂O氣體的作用可以供應氧，該氧是在脫水化或脫氫化處理的雜質排除製程的同時減少了的構成氧化物半導體的主要成分材料之一。藉由上述製程，可以填補由於脫水化或脫氫化處理導致的氧缺損。
另外，因為上述加熱處理具有填補由於脫水化處理或脫氫化處理在氧化物半導體中發生的氧缺損的效果，所以也可以將該加熱處理稱為加氧化處理等。例如也可以在將氧化物半導體膜加工為島狀之後等進行該加熱處理。另外，上述加氧化處理不侷限於進行一次，而也可以進行多次。
接著，在閘極絕緣膜108及氧化物半導體膜110上形成導電膜，對該導電膜進行光微影製程及蝕刻製程，形成源極電極112a及汲極電極112b(參照圖3A)。
作為用於源極電極112a及汲極電極112b的導電膜，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以採用在Al、Cu等金屬膜的下側和上側中的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。
接著，在氧化物半導體膜110、源極電極112a及汲極電極112b上形成保護膜114(參照圖3B)。在本實施方式中，作為保護膜114，可以使用氧化物絕緣膜114a和金屬氧化膜114b的疊層膜。
較佳氧化物絕緣膜114a包括與化學計量比相比氧含量過剩的區域。這是因為如下緣故：藉由氧化物絕緣膜114a包括與化學計量比相比氧含量過剩的區域，可以抑制氧從氧化物半導體膜110移動到與此接觸的氧化物絕緣膜114a中，並且可以將氧從與氧化物半導體膜110接觸的氧化物絕緣膜114a供應到氧化物半導體膜110中。另外，例如當作為氧化物絕緣膜114a使用氧化矽膜時，可以藉由濺射法或電漿CVD法形成。
金屬氧化膜114b較佳為使用包含與構成氧化物半導體膜110的元素之一同一族的12族的元素、13族的元素、或呈現與13族的元素相同的性質的3族的元素的材料形成。例如，當使用包含銦(In)及鋅(Zn)的氧化物的氧化物半導體膜110時，較佳為使用由屬於與鋅同一族的元素，即12族元素構成的絕緣金屬氧化膜或者由屬於與銦同一族的元素，即13族的元素或呈現與13族的元素相同的性質的3族的元素構成的絕緣金屬氧化膜114b。作為3族的元素，較佳為使用鑭類元素諸如鈰(Ce)、釓(Gd)。作為金屬氧化膜114b的較佳的一個例子，可以選擇氧化鋁膜、氧化鎵膜、氧化鋅膜。
金屬氧化膜114b可以藉由濺射法並使用金屬氧化物靶材或金屬靶材形成。作為進行濺射時的氛圍，可以採用惰性氣體氛圍、氧氣體氛圍、惰性氣體和氧氣體的混合氣體氛圍等。另外，作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、使用直流電源的DC濺射法以及使用交流電源的AC濺射法等。此外，也有以脈衝方式施加偏壓的脈衝DC濺射法。因為藉由利用RF濺射法、AC濺射法可以形成緻密的金屬氧化膜114b，所以是較佳的。另外，藉由當形成金屬氧化膜114b時對基板進行加熱，可以形成緻密的膜，所以是較佳的。
另外，在金屬氧化膜114b的形成製程中，為了儘量不使金屬氧化膜114b包含水或氫等雜質，較佳作為用來形成金屬氧化膜114b的預處理，在濺射裝置的預熱室中進行加熱處理，來使氫、水等雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳為低溫泵。
另外，尤其是，金屬氧化膜114b較佳為使用膜密度為3.2g/cm³以上，更佳為3.6g/cm³以上的氧化鋁膜。氧化鋁膜的厚度為30nm以上且150nm以下，較佳為50nm以上且100nm以下。藉由作為金屬氧化膜114b使用氧化鋁膜，且將該氧化鋁膜的膜密度設定為上述數值，可以抑制水或氫侵入且擴散到氧化物半導體膜中。另外，可以抑制氧從氧化物半導體膜脫離。
也可以在形成金屬氧化膜114b之後進行加熱處理。藉由進行加熱處理，可以將氧供應到氧化物半導體膜110中，修復包含在膜中的微小缺陷或疊層介面的缺陷。由此，可以使氧化物半導體膜110更高度純化而實現i型(本質)化。該加熱處理的溫度較佳為300℃以上且350℃以下。
另外，為了減少電晶體150的凹凸，也可以在保護膜114上還形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。
另外，也可以以與金屬氧化膜114b接觸的方式設置選自氧化鋅(ZnO)、銦錫氧化物(ITO)、氧化鈦(TiO_x)、鋁(Al)和鈦(Ti)中的一層或它們的疊層膜。
藉由以與金屬氧化膜114b接觸的方式設置上述金屬氧化物或金屬，可以使積累在氧化物絕緣膜114a與作為金屬氧化膜114b的氧化鋁膜之間的電荷釋放，此外，可以抑制電荷積累在保護膜114表面。
如上所述，在本實施方式所示的使用氧化物半導體的半導體裝置中，作為與氧化物半導體膜接觸的保護膜設置包括金屬氧化膜的膜。另外，金屬氧化膜可以抑制水或氫侵入且擴散到氧化物半導體膜中。此外，可以抑制氧從氧化物半導體膜脫離。
因此，能夠提供一種賦予更穩定的電特性且可靠性高的使用氧化物半導體的半導體裝置。此外，能夠提供該半導體裝置的製造方法。
本實施方式可以與其他實施方式適當地組合而實施。實施方式2
在本實施方式中，參照圖4對具有本發明的其他一個方式的電晶體的半導體裝置及其製造方法進行說明。 <本實施方式中的半導體裝置的結構>
圖4是具有氧化物半導體膜的半導體裝置的剖面圖。圖4所示的電晶體250包括：形成在設置有基底絕緣膜104的具有絕緣表面的基板102上的閘極電極106；形成在基底絕緣膜104及閘極電極106上的閘極絕緣膜208a；形成在閘極絕緣膜208a上的金屬氧化膜208b；形成在金屬氧化膜208b上的氧化物半導體膜110；形成在金屬氧化膜208b及氧化物半導體膜110上的源極電極112a及汲極電極112b；以及形成在氧化物半導體膜110、源極電極112a及汲極電極112b上的保護膜114，其中，作為保護膜114，使用氧化物絕緣膜114a和金屬氧化膜114b的疊層膜。
在此，與實施方式1不同之處在於在閘極絕緣膜上具有金屬氧化膜。 <本實施方式中的半導體裝置的製造方法>
以下，對電晶體250的製造方法進行說明。
首先，在基板102上形成基底絕緣膜104，在基底絕緣膜104上形成閘極電極106。
基板102、基底絕緣膜104及閘極電極106的形成方法、材料等可以參照實施方式1的記載。
接著，在基底絕緣膜104及閘極電極106上形成閘極絕緣膜208a。
閘極絕緣膜208a的形成方法、材料等可以參照實施方式1的記載。
接著，在閘極絕緣膜208a上形成金屬氧化膜208b及氧化物半導體膜110。
金屬氧化膜208b及氧化物半導體膜110可以使用多室結構的濺射裝置在真空中連續形成。
在形成金屬氧化膜208b之前進行加熱處理的情況下，藉由使用多室結構的濺射裝置，可以在真空中連續進行加熱處理、金屬氧化膜208b的成膜及氧化物半導體膜110的成膜。
另外，因為金屬氧化膜208b與氧化物半導體膜110接觸，所以較佳為使用包含與構成氧化物半導體膜110的元素之一同一族的12族的元素、13族的元素或3族的元素的材料形成。例如，當使用包含銦及鋅的氧化物的氧化物半導體膜110時，較佳為使用由屬於與鋅同一族的元素，即12族元素構成的絕緣金屬氧化膜或者由屬於與銦同一族的元素，即13族的元素或呈現與13族的元素相同的性質的3族的元素構成的絕緣金屬氧化膜208b。作為3族的元素，較佳為使用鑭類元素諸如鈰(Ce)、釓(Gd)。作為金屬氧化膜208b的較佳的一個例子，可以選擇氧化鋁膜、氧化鎵膜、氧化鋅膜。
金屬氧化膜208b可以藉由濺射法，使用金屬氧化物靶材或金屬靶材形成。作為進行濺射時的氛圍，可以採用惰性氣體氛圍、氧氣體氛圍、惰性氣體和氧氣體的混合氣體氛圍等。另外，作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、使用直流電源的DC濺射法以及使用交流電源的AC濺射法等。此外，也有以脈衝方式施加偏壓的脈衝DC濺射法。因為藉由利用RF濺射法、AC濺射法可以形成緻密的金屬氧化膜208b，所以是較佳的。另外，藉由當形成金屬氧化膜208b時對基板進行加熱，可以形成緻密的膜，所以是較佳的。
另外，在金屬氧化膜208b及氧化物半導體膜110的形成製程中，為了儘量不使金屬氧化膜208b及氧化物半導體膜110包含水或氫，較佳作為用來形成金屬氧化膜208b的預處理，在濺射裝置的預熱室內，即真空中對形成有閘極絕緣膜208a的基板102進行加熱處理，來使吸附於基板102及閘極絕緣膜208a的氫、水等雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳為低溫泵。
在此，氧化物半導體膜110的材料等可以參照實施方式1的記載。
接著，在金屬氧化膜208b及氧化物半導體膜110上形成導電膜，對該導電膜進行光微影製程及蝕刻製程，形成源極電極112a及汲極電極112b。
接著，在氧化物半導體膜110、源極電極112a及汲極電極112b上形成保護膜114。藉由上述步驟，形成電晶體250。
在此，源極電極112a、汲極電極112b及保護膜114的材料等可以參照實施方式1的記載。
另外，尤其是，保護膜114的金屬氧化膜114b較佳為使用膜密度為3.2g/cm³以上，更佳為3.6g/cm³以上的氧化鋁。氧化鋁膜的厚度較佳為30nm以上且150nm以下，較佳為50nm以上且100nm以下。藉由作為金屬氧化膜114b使用氧化鋁膜，且將該氧化鋁膜的膜密度設定為上述數值，可以抑制水或氫侵入且擴散到氧化物半導體膜中。另外，可以抑制氧從氧化物半導體膜脫離。
也可以在形成金屬氧化膜114b之後進行加熱處理。藉由進行加熱處理，可以將氧供應到氧化物半導體膜110中，修復包含在膜中的微小缺陷或疊層介面的缺陷。由此，可以使氧化物半導體膜110更高度純化而實現i型(本質)化。該加熱處理的溫度較佳為300℃以上且350℃以下。
另外，為了減少電晶體250的凹凸，也可以在保護膜114上還形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。
另外，也可以以與金屬氧化膜114b接觸的方式設置選自氧化鋅(ZnO)、銦錫氧化物(ITO)、氧化鈦(TiO_x)、鋁(Al)和鈦(Ti)中的一層或它們的疊層膜。
藉由以與氧化鋁膜接觸的方式設置上述金屬氧化物或金屬，可以使積累在氧化物絕緣膜114a與作為金屬氧化膜114b的氧化鋁膜之間的電荷釋放，此外，可以抑制電荷積累在保護膜114表面。
如上所述，在本實施方式所示的使用氧化物半導體的半導體裝置中，作為與氧化物半導體膜接觸的保護膜設置包括金屬氧化膜的膜。此外，因為金屬氧化膜使用包含屬於與構成氧化物半導體膜的除了氧以外的元素同一族的元素的材料形成，所以當採用金屬氧化膜與氧化物半導體膜接觸的結構，其介面特性非常穩定。另外，金屬氧化膜可以抑制水或氫侵入且擴散到氧化物半導體膜中。此外，可以抑制氧從氧化物半導體膜脫離。
另外，藉由以不暴露於大氣的方式在真空中連續形成金屬氧化膜和氧化物半導體膜，可以保持金屬氧化膜與氧化物半導體膜之間的介面的清潔的狀態。
因此，能夠提供一種賦予更穩定的電特性且可靠性高的使用氧化物半導體的半導體裝置。此外，能夠提供該半導體裝置的製造方法。
本實施方式可以與其他實施方式適當地組合而實施。實施方式3
藉由使用實施方式1所例示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖5A中，以圍繞設置在第一基板401上的像素部402的方式設置密封材料405，使用第二基板406進行密封。在圖5A中，在第一基板401上的與由密封材料405圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路404、信號線驅動電路403。此外，供應到另行形成的信號線驅動電路403、掃描線驅動電路404或者像素部402的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)418a、FPC418b供應。
在圖5B和圖5C中，以圍繞設置在第一基板401上的像素部402和掃描線驅動電路404的方式設置有密封材料405。此外，在像素部402和掃描線驅動電路404上設置有第二基板406。因此，像素部402、掃描線驅動電路404與顯示元件一起由第一基板401、密封材料405以及第二基板406密封。在圖5B和圖5C中，在第一基板401上的與由密封材料405圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路403。在圖5B和圖5C中，供應到另行形成的信號線驅動電路403、掃描線驅動電路404或者像素部402的各種信號及電位從FPC418供應。
此外，雖然圖5B和圖5C示出另行形成信號線驅動電路403並且將該信號線驅動電路403安裝到第一基板401的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖5A是藉由COG方法安裝信號線驅動電路403、掃描線驅動電路404的例子，圖5B是藉由COG方法安裝信號線驅動電路403的例子，而圖5C是藉由TAB方法安裝信號線驅動電路403的例子。
此外，顯示裝置包括顯示元件處於密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板401上的像素部402及掃描線驅動電路404具有多個電晶體，並且可以應用實施方式1所例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
參照圖6及圖7對半導體裝置的一個方式進行說明。圖6及圖7相當於沿著圖5B的Q-R的剖面圖。
如圖6和圖7所示，半導體裝置包括連接端子電極層415及端子電極層416，連接端子電極層415及端子電極層416藉由各向異性導電膜419電連接到FPC418所具有的端子。
連接端子電極層415由與第一電極層430相同的導電膜形成，並且，端子電極層416由與電晶體410、電晶體411的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板401上的像素部402、掃描線驅動電路404具有多個電晶體，在圖6及圖7中例示像素部402所包括的電晶體410、掃描線驅動電路404所包括的電晶體411。在圖6中，在電晶體410、電晶體411上設置有保護膜420，在圖7中，還設置有保護膜424、絕緣膜421。另外，絕緣膜423是用作基底膜的絕緣膜。
在本實施方式中，作為電晶體410、電晶體411，可以應用實施方式1所示的電晶體。
電晶體410及電晶體411是具有抑制了氧缺損的形成及水和氫的混入的氧化物半導體膜的電晶體。因此，電晶體410及電晶體411的電特性的變動得到抑制，所以在電性上穩定。
因此，作為圖6及圖7所示的本實施方式的半導體裝置能夠提供可靠性高的半導體裝置。
設置在像素部402中的電晶體410電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6中，作為顯示元件的液晶元件413包括第一電極層430、第二電極層431以及液晶層408。另外，以夾持液晶層408的方式設置有用作配向膜的絕緣膜432、絕緣膜433。第二電極層431設置在第二基板406一側，第一電極層430和第二電極層431夾著液晶層408而層疊。
此外，柱狀間隔物435是藉由對絕緣膜選擇性地進行蝕刻而得到的，並且它是為控制液晶層408的厚度(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
此外，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt.%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，並且其具有光學各向同性，所以不需要配向處理且視角依賴性小。另外，由於不需要設置配向膜，而也不需要摩擦處理，因此可以防止摩擦處理所引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶材料用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×10⁹Ω．cm以上，較佳為1×10¹¹Ω．cm以上，更佳為1×10¹²Ω．cm以上。另外，本說明書中的固有電阻值為在20℃的溫度下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在規定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。藉由使用包括具有氧過剩區域的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容大小的儲存電容器，就足夠了。
在本實施方式中使用的具有抑制了氧缺損的形成的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以發揮抑制耗電量的效果。
此外，在本實施方式中使用的具有抑制了氧缺損的形成的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以將像素部的開關電晶體與用於驅動電路部的驅動電晶體形成在同一基板上。也就是說，因為不需要另行使用利用矽晶片等形成的半導體裝置作為驅動電路，所以可以縮減半導體裝置的部件數。另外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。另外，也可以用於VA型。VA型是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層中，以使電流流過。並且，藉由這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據元件的結構分成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料顆粒分散在黏合劑中的發光層，其發光機制是利用施體能階和受體能階的施體-受體再結合型發光。薄膜無機EL元件具有發光層插入介電層之間的結構，所述介電層進一步插入電極之間，其發光機制是利用金屬離子的內殼層電子躍遷的局部型發光。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖7示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件453電連接到設置在像素部402中的電晶體410。另外，發光元件453的結構是第一電極層430、電致發光層452和第二電極層431的疊層結構，但是，不侷限於所示的結構。根據從發光元件453取出的光的方向等，可以適當地改變發光元件453的結構。
分隔壁451使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層430上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層452既可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水、二氧化碳等侵入到發光元件453中，也可以在第二電極層431及分隔壁451上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC(Diamond Like Carbon：類金剛石碳)膜等。此外，在由第一基板401、第二基板406以及密封材料405密封的空間中設置有填充材料454並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料454，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺類樹脂、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)或濾色片等光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
另外，在圖6和圖7中，作為第一基板401、第二基板406，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為保護膜420使用氧化矽膜，作為圖7中的保護膜424使用氧化鋁膜。保護膜420、保護膜424可以利用濺射法或電漿CVD法形成。
作為保護膜424設置在氧化物半導體膜上的氧化鋁膜的膜密度較佳為3.2g/cm³以上，更佳為3.6g/cm³以上。由此，具有高遮斷效果(阻擋效果)，即不使氫、水等雜質和氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及之後成為變動的主要原因的氫、水等雜質混入到氧化物半導體膜中，並防止從氧化物半導體膜放出作為構成氧化物半導體膜的主要成分材料的氧。
另外，以與氧化物半導體膜接觸的方式設置的用作保護膜420的氧化矽膜具有將氧供應到氧化物半導體膜的功能。因此，保護膜420較佳為包含多量的氧的氧化物絕緣膜。
電晶體410及電晶體411具有高度純化且抑制了氧缺損的形成的氧化物半導體膜。另外，在電晶體410及電晶體411中，閘極絕緣膜由氮氧化矽膜、氧氮化矽膜和金屬氧化膜構成。藉由採用這種閘極絕緣膜的結構，特性變動被抑制，在電性上穩定。
另外，作為用作平坦化絕緣膜的絕緣膜421，可以使用丙烯酸樹脂、聚醯亞胺類樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜421。
對絕緣膜421的形成方法沒有特別的限制，也可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣膜421。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜都對可見光的波長區域的光具有透光性。
作為對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層430、第二電極層431，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層430、第二電極層431可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
此外，第一電極層430、第二電極層431可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
如上所述，藉由形成其膜密度為3.2g/cm³以上，更佳為3.6g/cm³以上的氧化鋁膜，使用電晶體的具有顯示功能的半導體裝置中，可以抑制來自大氣的水和氫侵入且擴散到氧化物半導體膜中。因此，電晶體的電特性的變動得到抑制，所以在電性上穩定。由此，藉由使用該電晶體，能夠提供可靠性高的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。實施方式4
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。以下，對具備在上述實施方式中說明的半導體裝置的電子裝置的例子進行說明。
圖8A示出筆記本型個人電腦，包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部3003，可以提供可靠性高的筆記本型個人電腦。
圖8B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備作為用於操作的配件的觸控筆3022。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部3023，可以提供可靠性更高的可攜式資訊終端(PDA)。
圖8C示出電子書閱讀器的一個例子。例如，電子書閱讀器由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉操作。藉由採用這種結構，可以進行如紙的書籍那樣的操作。另外，藉由採用這種結構，可以承受來自外部的更強的衝擊。此外，也可以拆下該軸部2711來將外殼2701與外殼2703分離。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖8C中的顯示部2705)中顯示文章而在左邊的顯示部(圖8C中的顯示部2707)中顯示影像。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供可靠性高的電子書閱讀器。當作為顯示部2705使用半透過型(transflective)或反射型液晶顯示裝置時，可以預料電子書閱讀器也在較明亮的情況下被使用，因此也可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作為電池使用鋰離子電池時，有可以實現小型化等的優點。
此外，在圖8C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，在與外殼的顯示部相同的面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。再者，電子書閱讀器也可以具有電子詞典的功能。
此外，電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載的結構。
圖8D示出行動電話，由外殼2800及外殼2801這兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝裝置用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內內置有天線。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示面板2802，可以提供可靠性高的行動電話。
另外，顯示面板2802具備觸摸屏，圖8D使用虛線示出作為影像被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝裝置用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再現等。再者，外殼2800和外殼2801滑動而可以從如圖8D那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC轉接器及各種電纜如USB電纜等連接，而可以進行充電及與個人電腦等的資料通信。另外，藉由將儲存介質插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖8E示出數位攝像機，其包括主體3051、顯示部(A)3057、取景器3053、操作開關3054、顯示部(B)3055以及電池3056等。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部(A)3057及顯示部(B)3055，可以提供可靠性高的數位攝像機。
圖8F示出電視機的一個例子。在電視機中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部9603，可以提供可靠性高的電視機。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機的操作。此外，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，電視機採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式適當地組合而實施。實施例
在本實施例中，作為在根據所公開的發明的半導體裝置中可以使用的金屬氧化膜的一個例子，對氧化鋁膜進行評價。參照圖9A至圖14B進行說明。另外，作為評價方法，使用X射線反射(XRR：X-Ray Reflectometry)、二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)和熱脫附譜分析法(TDS：Thermal Desorption Spectrometry)。
首先，示出藉由XRR測量的評價。圖9A及圖9B示出在XRR測量中使用的樣本的結構。
圖9A及圖9B所示的樣本是在玻璃基板502上分別形成金屬氧化膜512a和金屬氧化膜512b的。
金屬氧化膜512a使用濺射裝置形成氧化鋁膜。作為金屬氧化膜512a的形成條件，採用如下條件：基板溫度為室溫，O₂=50sccm(O₂=100%)，功率為6kW(DC-Pulse電源，Pulse=300kHz)，壓力為0.4Pa。另外，厚度為100nm。另外，作為濺射靶材使用金屬鋁靶材。
金屬氧化膜512b使用濺射裝置形成氧化鋁膜。作為金屬氧化膜512b的形成條件，採用如下條件：基板溫度為150℃，O₂=300sccm(O₂=100%)，功率為30kW(AC電源)，壓力為0.7Pa。另外，厚度為100nm。另外，作為濺射靶材使用金屬鋁靶材。
具有圖9A所示的結構的樣本為樣本1，具有圖9B所示的結構的樣本為樣本2，藉由XRR測量對各氧化鋁膜的膜密度進行評價。另外，在XRR測量中，對各樣本的面內的三個點進行測量。此外，假設氧化鋁膜的組成為理想組成的Al₂O₃(Z/A=0.4882(Z：原子序數/A：質量數))，而算出膜密度。
圖10示出測量結果。由圖10可知：樣本1的氧化鋁膜的膜密度大約為3.0g/cm³，樣本2的氧化鋁膜的膜密度大約為3.8g/cm³。
下面，示出藉由SIMS分析進行的評價。圖11A及圖11B示出用於SIMS分析的樣本的結構。
圖11A及圖11B所示的評價用樣本是在玻璃基板502上分別形成氧化矽膜504a及氧化矽膜504b，且在氧化矽膜504a及氧化矽膜504b上分別形成金屬氧化膜513a及金屬氧化膜513b的。另外，具有圖11A所示的結構的樣本為樣本3，具有圖11B所示的結構的樣本為樣本4。
作為氧化矽膜504a的形成條件，採用如下條件：利用濺射法，基板溫度為200℃，O₂=50sccm(O₂=100%)，功率為6kW(DC-Pulse電源，Pulse=300kHz)，壓力為0.4Pa。另外，厚度為100nm。
作為氧化矽膜504b的形成條件，採用如下條件：利用濺射法，基板溫度為室溫，O₂=300sccm(O₂=100%)，功率為6kW(AC電源)，壓力為0.7Pa。另外，厚度為400nm。
金屬氧化膜513a使用濺射裝置形成氧化鋁膜。作為金屬氧化膜513a的形成條件，採用如下條件：基板溫度為室溫，O₂=50sccm(O₂=100%)，功率為6kW(DC-Pulse電源，Pulse=300kHz)，壓力為0.4Pa。另外，厚度為50nm。另外，作為濺射靶材使用金屬鋁靶材。
金屬氧化膜513b使用濺射裝置形成氧化鋁膜。作為金屬氧化膜513b的形成條件，採用如下條件：基板溫度為150℃，O₂=300sccm(O₂=100%)，功率為30kW(AC電源)，壓力為0.7Pa。另外，厚度為100nm。另外，作為濺射靶材使用金屬鋁靶材。
另外，將金屬氧化膜513a及金屬氧化膜513b的氧化鋁膜的膜密度分別設定為3.0g/cm³、3.8g/cm³。
表1示出上述樣本3及樣本4的結構。
對表1所示的樣本3及樣本4進行壓力鍋測試(PCT：Pressure Cooker Test)。在本實施例中，作為PCT，在溫度為130℃，濕度為85%(包含在氣體中的水蒸氣的體積比率為H₂O(水)：D₂O(重水)=3：1)，氣壓為2.3標準大氣壓(0.23MPa)的條件下保持樣本3及樣本4。該保持的時間是100小時。
在本實施例中，以重水等表示的“D原子”表示質量數為2的氫原子(²H)。
作為PCT之後的樣本3及樣本4進行SIMS分析，使用SSDP(Substrate Side Depth Profile：基板側深度分佈曲線)-SIMS來測量膜中的氫(H)原子及氘(D)原子的濃度。圖12A及圖12B分別示出樣本3及樣本4的評價結果。
另外，已知：在SIMS分析中，由於其測量原理而難以獲得樣本表面附近或與材質不同的膜之間的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫(H)原子及氘(D)原子的濃度分佈時，採用在目標的膜所存在的範圍中沒有值的極端變動且可以獲得大致恆定的強度的區域中的平均值。
由圖12A可知：樣本3的氧化矽膜504a的膜中的氫(H)原子及氘(D)原子的濃度分別為1.4×10²¹atoms/cm³、2.9×10²⁰atoms/cm³。
由圖12B可知：樣本4的氧化矽膜504b的膜中的氫(H)原子及氘(D)原子的濃度分別為2.2×10¹⁹atoms/cm³，即檢測下限以下。另外，本實施例中的SIMS分析的氘(D)原子濃度的檢測下限為1.0×10¹⁶atoms/cm³。
另外，本實施例中的SIMS分析的所有結果示出使用氧化矽膜的標準樣本進行定量的結果。
由圖12A及圖12B可知：在將氧化鋁膜的膜密度設定為3.0g/cm³的樣本3中，氫(H)原子及氘(D)原子藉由氧化鋁膜而擴散到氧化矽膜中。另一方面，可知：在將氧化鋁膜的膜密度設定為3.8g/cm³的樣本4中，抑制氫(H)原子及氘(D)原子擴散到氧化鋁膜中。在樣本4中，由在氧化鋁膜的30nm附近觀察到氫(H)原子及氘(D)原子的兩者的急劇的濃度降低，可知：即使與樣本3相同地氧化鋁膜的厚度為50nm，也可以抑制氫(H)原子及氘(D)原子的擴散。
如上所述，確認到：根據氧化鋁膜的膜密度，對於氫(H)原子及氘(D)原子的阻擋性不同。
下面，示出藉由TDS分析的評價。圖13A及圖13B示出用於TDS分析的樣本的結構。
圖13A所示的樣本是在玻璃基板502上形成氮化矽膜505的。圖13B所示的樣本是在玻璃基板502上形成氮化矽膜505，並在氮化矽膜505上作為金屬氧化膜514形成氧化鋁膜的。
作為氮化矽膜505的成膜條件，採用如下條件：使用電漿CVD設備，基板溫度為220℃，SiH₄=270sccm，H₂=4000sccm，N₂O=2700sccm。另外，厚度為100nm。
金屬氧化膜514中使用濺射裝置形成氧化鋁膜。作為氧化鋁膜的成膜條件，採用如下條件：基板溫度為150℃，O₂=300sccm(O₂=100%)，功率為30kW(AC電源)，壓力為0.7Pa。另外，厚度為100nm。
另外，具有圖13A所示的結構的樣本為樣本5，具有圖13B所示的結構的樣本為樣本6，對樣本5及樣本6進行TDS分析。圖14A示出各樣本的m/z(m：品質，z：電荷)=2(H₂)的TDS結果，圖14B示出m/z=18(H₂O)的TDS結果。另外，在圖14A及圖14B中，橫軸表示基板溫度，縱軸表示檢測強度。
由圖14A可知：樣本5在350℃附近具有峰值，確認到氫(H₂)的釋放。該氧的釋放可以認為是由於包含在氮化矽膜505的膜中的H₂而引起的。另一方面，樣本6在測量範圍內具有大致平均的強度分佈，觀察不到顯著的氫(H₂)的釋放。可以認為：由於金屬氧化膜514抑制包含在氮化矽膜505中的H₂釋放到外部。
由圖14B可知：樣本5及樣本6都在50℃至100℃附近具有水(H₂O)的峰值，該峰值是由於附著到樣本表面的吸附水分而引起的。另外，當對樣本5和樣本6進行比較時，樣本6的H₂O釋放量小於樣本5的H₂O釋放量。藉由將金屬氧化膜514形成在最表面，可以減少附著到表面的吸附水分。
如上所述，確認到：藉由在氮化矽膜的上方形成金屬氧化膜，即使在氮化矽膜中含有水分、氫等，該金屬氧化膜也抑制其釋放。
本實施例可以與其他實施方式適當地組合而實施。
102‧‧‧基板
104‧‧‧基底絕緣膜
106‧‧‧閘極電極
108‧‧‧閘極絕緣膜
110‧‧‧氧化物半導體膜
112a‧‧‧源極電極
112b‧‧‧汲極電極
114‧‧‧保護膜
114a‧‧‧氧化物半導體膜
114b‧‧‧金屬氧化膜
150‧‧‧電晶體
208a‧‧‧閘極絕緣膜
208b‧‧‧金屬氧化膜
250‧‧‧電晶體
401‧‧‧第一基板
402‧‧‧像素部
403‧‧‧信號線驅動電路
404‧‧‧掃描線驅動電路
405‧‧‧密封材料
406‧‧‧基板
408‧‧‧液晶層
410‧‧‧電晶體
411‧‧‧電晶體
413‧‧‧液晶元件
415‧‧‧連接端子電極層
416‧‧‧端子電極層
418‧‧‧FPC
418a‧‧‧FPC
418b‧‧‧FPC
419‧‧‧各向異性導電膜
420‧‧‧保護膜
421‧‧‧絕緣膜
423‧‧‧絕緣膜
424‧‧‧保護膜
430‧‧‧第一電極層
431‧‧‧第二電極層
432‧‧‧絕緣膜
433‧‧‧絕緣膜
435‧‧‧間隔物
451‧‧‧分隔壁
452‧‧‧電致發光層
453‧‧‧發光元件
454‧‧‧填充材料
502‧‧‧玻璃基板
504a‧‧‧氧化矽膜
504b‧‧‧氧化矽膜
505‧‧‧氮化矽膜
512a‧‧‧金屬氧化膜
512b‧‧‧金屬氧化膜
513a‧‧‧金屬氧化膜
513b‧‧‧金屬氧化膜
514‧‧‧金屬氧化膜
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝裝置用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3056‧‧‧電池
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1是說明半導體裝置的一個方式的剖面的圖；圖2A至圖2C是說明半導體裝置的製造方法的一個方式的圖；圖3A和圖3B是說明半導體裝置的製造方法的一個方式的圖；圖4是說明半導體裝置的一個方式的剖面的圖；圖5A至圖5C是說明半導體裝置的一個方式的平面的圖；圖6是說明半導體裝置的一個方式的剖面的圖；圖7是說明半導體裝置的一個方式的剖面的圖；圖8A至圖8F是說明電子裝置的圖；圖9A和圖9B是說明實施例的金屬氧化膜的一個例子的圖；圖10是示出氧化鋁膜的膜密度測量的結果的圖；圖11A和圖11B是說明實施例的金屬氧化膜的一個例子的圖；圖12A和圖12B是示出SIMS分析的測量結果的圖；圖13A和圖13B是說明實施例的金屬氧化膜的一個例子的圖；圖14A和圖14B是示出TDS分析的測量結果的圖。
102‧‧‧基板
104‧‧‧基底絕緣膜
106‧‧‧閘極電極
108‧‧‧閘極絕緣膜
110‧‧‧氧化物半導體膜
112a‧‧‧源極電極
112b‧‧‧汲極電極
114‧‧‧保護膜
114a‧‧‧氧化物半導體膜
114b‧‧‧金屬氧化膜
150‧‧‧電晶體

权利要求:
Claims (22)
[1] 一種半導體裝置，包括：絕緣表面上的氧化物半導體膜；該氧化物半導體膜上的源極電極及汲極電極；該源極電極及該汲極電極上並接觸於該源極電極及該汲極電極的氧化物絕緣膜；以及該氧化物絕緣膜上的第一金屬氧化膜，其中，該第一金屬氧化膜具有高於或等於3.2g/cm³的膜密度。
[2] 根據申請專利範圍第1項之半導體裝置，還包括與該氧化物半導體膜接觸的第二金屬氧化膜。
[3] 根據申請專利範圍第1項之半導體裝置，其中該第一金屬氧化膜是包含氧化鋁的膜。
[4] 根據申請專利範圍第1項之半導體裝置，其中該第一金屬氧化膜是Ga-Zn類氧化物膜。
[5] 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包含銦、鋅、鎵、鋯、錫、釓、鈦和鈰的氧化物中的至少一種。
[6] 一種半導體裝置，包括：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的源極電極及汲極電極；以及該氧化物半導體膜、該源極電極及該汲極電極上的保護膜，其中，該保護膜是在氧化物絕緣膜上設置有第一金屬氧化膜的疊層膜，並且，該第一金屬氧化膜具有高於或等於3.2g/cm³的膜密度。
[7] 根據申請專利範圍第6項之半導體裝置，其中該第一金屬氧化膜是包含氧化鋁的膜。
[8] 根據申請專利範圍第6項之半導體裝置，其中該第一金屬氧化膜是Ga-Zn類氧化物膜。
[9] 根據申請專利範圍第6項之半導體裝置，還包括與該保護膜的該第一金屬氧化膜接觸的導電膜。
[10] 根據申請專利範圍第9項之半導體裝置，其中該導電膜包含氧化鋅、銦錫氧化物、氧化鈦、鋁和鈦中的至少一種。
[11] 根據申請專利範圍第6項之半導體裝置，其中該氧化物半導體膜包含銦、鋅、鎵、鋯、錫、釓、鈦和鈰的氧化物中的至少一種。
[12] 根據申請專利範圍第6項之半導體裝置，還包括該閘極絕緣膜上並接觸於該閘極絕緣膜的第二金屬氧化膜。
[13] 根據申請專利範圍第6項之半導體裝置，還包括該閘極電極下並接觸於該閘極電極的基底絕緣膜，其中該基底絕緣膜包括與該閘極電極接觸的第三金屬氧化膜，並且該第三金屬氧化膜的膜密度高於或等於3.2g/cm³。
[14] 一種半導體裝置的製造方法，包括如下步驟：形成閘極電極；在該閘極電極上形成閘極絕緣膜；在形成該閘極絕緣膜之後進行加熱處理；在該閘極絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成源極電極及汲極電極；以及在形成該源極電極及該汲極電極之後形成保護膜，其中，該保護膜是在氧化物絕緣膜上設置有第一金屬氧化膜的疊層膜，並且，該第一金屬氧化膜具有高於或等於3.2g/cm³的膜密度。
[15] 根據申請專利範圍第14項之半導體裝置的製造方法，其中該第一金屬氧化膜是包含氧化鋁的膜。
[16] 根據申請專利範圍第14項之半導體裝置的製造方法，其中該第一金屬氧化膜是Ga-Zn類氧化物膜。
[17] 根據申請專利範圍第14項之半導體裝置的製造方法，還包括形成與該保護膜的該第一金屬氧化膜接觸的導電膜的步驟。
[18] 根據申請專利範圍第17項之半導體裝置的製造方法，其中該導電膜包含氧化鋅、銦錫氧化物、氧化鈦、鋁和鈦中的至少一種。
[19] 根據申請專利範圍第14項之半導體裝置的製造方法，其中該氧化物半導體膜包含銦、鋅、鎵、鋯、錫、釓、鈦和鈰的氧化物中的至少一種。
[20] 根據申請專利範圍第14項之半導體裝置的製造方法，還包括形成與該閘極絕緣膜上並接觸於該閘極絕緣膜的第二金屬氧化膜的步驟。
[21] 根據申請專利範圍第14項之半導體裝置的製造方法，還包括該閘極電極下並接觸於該閘極電極的基底絕緣膜的步驟，其中該基底絕緣膜包括與該閘極電極接觸的第三金屬氧化膜，並且該第三金屬氧化膜的膜密度高於或等於3.2g/cm³。
[22] 根據申請專利範圍第14項之半導體裝置的製造方法，還包括在形成該第一金屬氧化膜之後進行加熱處理的步驟。

类似技术:

公开号 | 公开日 | 专利标题

TWI594425B|2017-08-01|半導體裝置及半導體裝置的製造方法

KR102110716B1|2020-05-13|반도체 장치 및 반도체 장치의 제작 방법

JP6818114B2|2021-01-20|トランジスタ

TWI570935B|2017-02-11|半導體裝置

JP6781315B2|2020-11-04|半導体装置

CN107452630B|2020-11-27|半导体装置

TWI570938B|2017-02-11|半導體裝置及該半導體裝置的製造方法

TW201212234A|2012-03-16|Semiconductor device

TWI651856B|2019-02-21|半導體裝置

KR102357169B1|2022-02-08|반도체 장치

同族专利:

公开号 | 公开日

US20130048977A1|2013-02-28|

US20160079433A1|2016-03-17|

KR20130024849A|2013-03-08|

JP2013065843A|2013-04-11|

JP2018067721A|2018-04-26|

US9252279B2|2016-02-02|

TWI594425B|2017-08-01|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

JP5126729B2|2004-11-10|2013-01-23|キヤノン株式会社|画像表示装置|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

JP2006229185A|2005-01-19|2006-08-31|Sharp Corp|薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

JP5305630B2|2006-12-05|2013-10-02|キヤノン株式会社|ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

US8354674B2|2007-06-29|2013-01-15|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer|

JP5262069B2|2007-11-01|2013-08-14|カシオ計算機株式会社|電気素子デバイス及び電気素子デバイスの製造方法|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

WO2009093625A1|2008-01-23|2009-07-30|Idemitsu Kosan Co., Ltd.|電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置|

US7855153B2|2008-02-08|2010-12-21|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

KR100963027B1|2008-06-30|2010-06-10|삼성모바일디스플레이주식회사|박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치|

KR100963026B1|2008-06-30|2010-06-10|삼성모바일디스플레이주식회사|박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치|

JP5584960B2|2008-07-03|2014-09-10|ソニー株式会社|薄膜トランジスタおよび表示装置|

KR20100023151A|2008-08-21|2010-03-04|삼성모바일디스플레이주식회사|박막 트랜지스터 및 그 제조방법|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5552753B2|2008-10-08|2014-07-16|ソニー株式会社|薄膜トランジスタおよび表示装置|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

CN103700704B|2008-11-07|2017-07-11|株式会社半导体能源研究所|半导体器件|

JP5515281B2|2008-12-03|2014-06-11|ソニー株式会社|薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法|

EP2256795B1|2009-05-29|2014-11-19|Semiconductor Energy Laboratory Co., Ltd.|Manufacturing method for oxide semiconductor device|

KR102188443B1|2009-11-13|2020-12-08|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치 및 이 표시 장치를 구비한 전자 기기|

US8629438B2|2010-05-21|2014-01-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

WO2011161875A1|2010-06-25|2011-12-29|シャープ株式会社|表示装置用基板及びその製造方法、表示装置|

JP2012169344A|2011-02-10|2012-09-06|Sony Corp|薄膜トランジスタならびに表示装置および電子機器|

JP6128775B2|2011-08-19|2017-05-17|株式会社半導体エネルギー研究所|半導体装置|

US9252279B2|2011-08-31|2016-02-02|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|JPS6262372A|1985-09-13|1987-03-19|Fuji Xerox Co Ltd|Positioning device for image and transfer paper of copying machine|

KR101791812B1|2009-09-04|2017-10-30|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치의 제작 방법|

US9660092B2|2011-08-31|2017-05-23|Semiconductor Energy Laboratory Co., Ltd.|Oxide semiconductor thin film transistor including oxygen release layer|

US9252279B2|2011-08-31|2016-02-02|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR102100425B1|2011-12-27|2020-04-13|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작 방법|

JP2013183001A|2012-03-01|2013-09-12|Semiconductor Energy Lab Co Ltd|半導体装置|

US8981370B2|2012-03-08|2015-03-17|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

WO2014171056A1|2013-04-19|2014-10-23|パナソニック株式会社|薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法|

KR102089314B1|2013-05-14|2020-04-14|엘지디스플레이 주식회사|산화물 박막 트랜지스터 및 그 제조방법|

US9443987B2|2013-08-23|2016-09-13|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

WO2015060133A1|2013-10-22|2015-04-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

KR20210132241A|2013-12-27|2021-11-03|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR20170015982A|2014-06-13|2017-02-10|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치, 및 반도체 장치를 포함하는 전자 기기|

US10680017B2|2014-11-07|2020-06-09|Semiconductor Energy Laboratory Co., Ltd.|Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device|

US10396210B2|2014-12-26|2019-08-27|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device|

KR102333759B1|2015-01-07|2021-12-01|삼성디스플레이 주식회사|박막 트랜지스터 어레이 기판 및 그 제조방법|

US9722092B2|2015-02-25|2017-08-01|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device having a stacked metal oxide|

KR20160112965A|2015-03-19|2016-09-28|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 전자 기기|

US20170294543A1|2016-04-08|2017-10-12|Semiconductor Energy Laboratory Co., Ltd.|Transistor and method for manufacturing the same|

KR20190005741A|2017-07-07|2019-01-16|도쿄엘렉트론가부시키가이샤|반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법|

WO2021045759A1|2019-09-05|2021-03-11|Hewlett-Packard Development Company, L.P.|Semiconductor composite layers|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011189717||2011-08-31||

[返回顶部]